服务热线
400-801-6772
CPLD简介
复杂可编程逻辑器件 (CPLD )由完全可编程与/或阵列以及宏单元库构成。 AND/OR 阵列可重编程,能够执行众多逻辑功能。宏单元是执行组合逻辑或时序逻辑的功能块,同时还提供了真值或补码输出和以不同的路径反馈等更高灵活性。
传统上, CPLD 采用模拟传感放大器来提高架构性能。这种性能提升是以非常高的电流要求为代价的。Xilinx 推出的 CoolRunner™-II CPLD 采用创新型全数字内核,能够以极低的功耗达到同样的性能水平。 这样,设计人员能够采用同一CPLD 架构实现高性能和低功耗两种不同设计。
避免采用模拟传感放大器还使架构具有可扩展能力,这样随着工艺技术一代一代的进步,不仅/大幅降低了成本,而且还实现了特性增强。
CPLD 的优势
由于 CPLD 拥有独特的性能,可在系统设计中执行一系列有用的功能;作为可编程逻辑解决方案的市场领先者, Xilinx 提供齐全的解决方案,满足设计者的 CPLD 需求。
高级可重编程器件
简单易用
低成本
非易失性
Xilinx CPLD 解决方案
了解 CPLD 使用的特性与优势, 有助于简化设计、降低开发成本并加速产品上市进程。
特性 | CoolRunner-II |
核心电压 | 1.8 |
宏单元 | 32-512 |
I/O | 21-270 |
I/O 容限 | 1.5V、1.8V、2.5V、3.3V |
TPD / ƒ max (最快) | 3.8/323 |
超低待机功耗 | 28.8µW* |
I/O 标准 | LVTTL、LVCMOS、HSTL、SSTL |
*利用 CoolRunner-II 高级特性 DataGATE,可实现最低的系统功耗。
利用 CPLD 进行设计
了解 CPLD 使用的特性与优势, 有助于简化设计、降低开发成本并加速产品上市进程。